|
2008/08/28, 목요일 |
|
 이 글은 솔더-온-패드(SoP: solder-on-pad) 기술을 활용한 고집적 패키지-온-패키지 (PoP)와 관련된 표면 실장 및 패키지 적층 어셈블리 구현 과제를 다룬다. PoP 아키텍처는 로직 (하단 패키지)과 메모리 (상단 패키지)를 단일의 3-D 패키징 솔루션에 집적시킨다. 이 패키징 구성은 휴대형 가전기기에서 보편적으로 사용되고 있는 솔루션이다. 특히 이동 전화 및 MP3 시장에서 PoP에 대한 인기가 높아지면서, 기능성, 성능과 메모리의 강화된 특성을 요구하고 있다. 이러한 추세에 따라 복합 메모리는 상단 및 하단 패키지간의 보다 미세한 피치를 필요로 하게 됐다. 한편 하단 패키지에서, 더욱 많은 기능과 확장된 로직을 활용하는 추세에 따라 적층 다이 수요가 활성화되고 있다. 이처럼 두 가지의 흐름이 서로 상충되는 추세이다. 그 이유는 상단 패키지의 보다 미세한 피치가 상단 및 하단 패키지간 적정 거리를 감소시키기 때문이다.
한편 하단 패키지에서 적층 다이에 대한 요구가 높아지면서 패키지 간의 스탠드오프 (standoff) 높이가 증가하고 있다. 따라서 추가로 상단 패키지의 스탠드오프를 제공하면서 동일한 소형 패키지 프로파일을 유지할 수 있는 솔루션이 요구되고 있다. 즉 미세 피치에서 패키지간의 높은 I/O카운트를 허용하면서 하단 패키지의 두꺼운 몰드 캡을 제거해야 한다. 이와 같은 과제는 SOP 기술로 대응할 수 있으며, 솔더 볼을 하단 패키지의 맨 위에 배치함으로써 효과를 발휘한다. 상단 패키지의 맨 아래에 있는 솔더 볼은 하단 패키지의 맨 위 솔더 볼에 정렬되어, 함께 리플로우된다. 이 기술은 증가하고 있는 스탠드오프 높이 문제에 효과적으로 대처할 수 있는 반면에, 그에 따른 볼-투-볼 (ball-to-ball) 적층은 표면 실장 공정 측면에서 새로운 과제를 던지고 있다.
이 글은 SOP PoP어셈블리에 사용 가능한 몇 개의 소재와 공정 조건을 분석하고, 적층 소재를 비롯해, 이보다 영향력이 적지만 리플로우 프로파일이 적층 수율에 중요한 영향을 미친다는 사실을 살펴보고자 한다.
PDF 보기
|
